Цифровые SDR приемники. Часть 1. Схемотехническое проектирование на основе FPGA

Описание

Учебное пособие посвящено рассмотрению метода схемотехнического проектирования устройств с использованием программируемых логических интегральных схем FPGA (Field-Programmable Gate Array) на примере простейшего ядра на языке программирования Verilog. Даны рекомендации разработчикам радио и телевизионных приемников на программном уровне SDR (software defined radio) по использованию типовых ядер элементов программ на основе предлагаемого метода. Комплект разработчика DE10-Nano представляет собой надежную аппаратную платформу для проектирования, которая сочетает в себе новейшие встроенные ядра Cortex-A9 с лидирующей в отрасли программируемой логикой для максимальной гибкости проектирования. В платформу Altera SoC интегрирована вычислительная система на базе ARM (HPS), состоящая из процессоров, периферийных устройств и интерфейсов памяти, связанных с матрицей FPGA с использованием магистральной соединительной линией, обладающей высокой пропускной способностью. Плата разработки DE10-Nano оснащена высокоскоростной памятью DDR3, аналого-цифровыми возможностями. Рассматриваемая в книге аппаратная платформа позволяет успешно проектировать SDR приемники различного назначения, а также специальное аппаратное обеспечение систем и сетей связи и телерадиовещания, в том числе проектирование защиты информации телекоммуникационных систем. Учебное пособие предназначено для преподавателей и студентов высших учебных заведений радиотехнических специальностей по направлениям: «Радиотехника», «Инфокоммуникационные технологии и системы связи». Пособие будет полезно специалистам, занимающимся защитой информации в радиосвязи и телерадиовещании. Основная трудность разработки SDR приемников на основе применения FPGA заключается в формализации проекта и описания устройств цифровой обработки сигнала на языке программирования Verilog, т.е. описание ядра программы. Рекомендации предлагаемого метода позволят в дальнейшем в ряде случаев использовать типовые ядра программ. Следует отметить, что IP ядра (intellectual property core) являются интеллектуальной собственностью разработчиков. Метод, представленный в учебном пособии, разработан в соответствии с рекомендациями университетской программы Intel FPGA, официальным участником которой является автор книги профессор Карякин В.Л.